Eintrag in der Universitätsbibliographie der TU Chemnitz
Volltext zugänglich unter
URN: urn:nbn:de:bsz:ch1-qucosa-63173
Herrmann, Tom
Radehaus, Christian (Prof. Dr. rer. nat.) ; Stenzel, Roland (Prof. Dr.-Ing. habil.) ; Gerlach, Gerald (Prof. Dr.-Ing. habil.) (Gutachter)
Simulation und Optimierung neuartiger SOI-MOSFETs
Kurzfassung in deutsch
Die vorliegende Arbeit beschreibt die Berechnung und Optimierung von Silicon-On-Insulator-Metal-Oxide-Semiconductor-Field-Effect-Transistors, einschließlich noch nicht in Massenproduktion hergestellter neuartiger Transistorarchitekturen für die nächsten Technologiegenerationen der hochleistungsfähigen Logik-MOSFETs mit Hilfe der Prozess- und Bauelementesimulation. Die neuartigen Transistorarchitekturen umfassen dabei vollständig verarmte SOI-MOSFETs, Doppel-Gate-Transistoren und FinFETs. Die statische und dynamische Leistungsfähigkeit der neuartigen Transistoren wird durch Simulation bestimmt und miteinander verglichen. Der mit weiterer Skalierung steigende Einfluss von statistischen Variationen wird anhand der Oberflächenrauheit sowie der Polykantenrauheit untersucht. Zu diesem Zweck wurden Modelle für die Generierung der Rauheit erarbeitet und in das Programmsystem SIMBA implementiert. Die mikroskopische Rauheit wird mit der makroskopischen Bauelementesimulation kombiniert und deren Auswirkungen auf die Standardtransistoren und skalierte Bauelemente aufgezeigt. Zudem erfolgt eine ausführliche Diskussion der Modellierung mechanischer Verspannung und deren Anwendung zur Steigerung der Leistungsfähigkeit von MOSFETs. Die in SIMBA implementierten Modelle zur verspannungs-abhängigen Änderung der Ladungsträgerbeweglichkeit und Lage der Bandkanten werden ausführlich dargestellt und deren Einfluss auf die elektrischen Parameter von MOSFETs untersucht. Weiterhin wird die Verspannungsverteilung für verschiedene Herstellungsvarianten mittels der Prozess-simulation berechnet und die Wirkung auf die elektrischen Parameter dargestellt. Exponential- und Gaußverteilungsfunktionen bilden die Grundlage, um die mechanische Verspannung in der Bauelementesimulation nachzubilden, ohne die Verspannungsprofile aus der Prozesssimulation zu übernehmen. Darüber hinaus werden die Grenzfrequenzen der Logiktransistoren in Bezug auf die parasitären Kapazitäten und Widerstände und zur erweiterten MOSFET-Charakterisierung dargestellt.
| Universität: | Technische Universität Chemnitz | |
| Institut: | Zentrale Fakultätseinrichtungen ET/IT | |
| Fakultät: | Fakultät für Elektrotechnik und Informationstechnik | |
| Dokumentart: | Dissertation | |
| Betreuer: | Radehaus, Christian (Prof. Dr. rer. nat.) ; Stenzel, Roland (Prof. Dr.-Ing. habil.) | |
| URL/URN: | http://nbn-resolving.de/urn:nbn:de:bsz:ch1-qucosa-63173 | |
| SWD-Schlagwörter: | MOS-FET , Simulation , Halbleiterbauelement | |
| Freie Schlagwörter (Deutsch): | MOSFET , SOI , MECHANISCHE VERSPANNUNG , TCAD , SKALIERUNG , SIMBA , FINFET , GRENZFLÄCHENRAUHEIT , POLYKANTENRAUHEIT , DG-MOSFET | |
| Freie Schlagwörter (Englisch): | MOSFET , SOI , MECHANICAL STRESS , TCAD , SCALING , SIMBA , FINFET , SURFACE ROUGHNESS , GATE EDGE ROUGHNESS , DG-MOSFET | |
| DDC-Sachgruppe: | Ingenieurwissenschaften | |
| Tag der mündlichen Prüfung | 11.02.2010 |
