Eintrag in der Universitätsbibliographie der TU Chemnitz
Volltext zugänglich unter
URN: urn:nbn:de:bsz:ch1-qucosa-79059
Langer, Jan
Heinkel, Ulrich (Prof. Dr.-Ing.) ; Kunz, Wolfgang (Prof. Dr.-Ing.) (Gutachter)
High-Level-Synthese von Operationseigenschaften
High-Level Synthesis Using Operation Properties
Kurzfassung in deutsch
In der formalen Verifikation digitaler Schaltkreise hat sich die Methodik der vollständigen Verifikation anhand spezieller Operationseigenschaften bewährt. Operationseigenschaften beschreiben das Verhalten einer Schaltung in einem festen Zeitintervall und können sequentiell miteinander verknüpft werden, um so das Gesamtverhalten zu spezifizieren. Zusätzlich beweist eine formale Vollständigkeitsprüfung, dass die Menge der Eigenschaften für jede Folge von Eingangssignalwerten die Ausgänge der zu verifizierenden Schaltung eindeutig und lückenlos determiniert.In dieser Arbeit wird untersucht, wie aus Operationseigenschaften, deren Vollständigkeit erfolgreich bewiesen wurde, automatisiert eine Schaltungsbeschreibung abgeleitet werden kann. Gegenüber der traditionellen Entwurfsmethodik auf Register-Transfer-Ebene (RTL) bietet dieses Verfahren zwei Vorteile. Zum einen vermeidet der Vollständigkeitsbeweis viele Arten von Entwurfsfehlern, zum anderen ähnelt eine Beschreibung mit Hilfe von Operationseigenschaften den in Spezifikationen häufig genutzten Zeitdiagrammen, sodass die Entwurfsebene der Spezifikationsebene angenähert wird und Fehler durch manuelle Verfeinerungsschritte vermieden werden.
Das Entwurfswerkzeug vhisyn führt die High-Level-Synthese (HLS) einer vollständigen Menge von Operationseigenschaften zu einer Beschreibung auf RTL durch. Die Ergebnisse zeigen, dass sowohl die verwendeten Synthesealgorithmen, als auch die erzeugten Schaltungen effizient sind und somit die Realisierung größerer Beispiele zulassen. Anhand zweier Fallstudien kann dies praktisch nachgewiesen werden.
Kurzfassung in englisch
The complete verification approach using special operation properties is an accepted methodology for the formal verification of digital circuits. Operation properties describe the behavior of a circuit during a certain time interval. They can be sequentially concatenated in order to specify the overall behavior. Additionally, a formal completeness check proves that the sequence of properties consistently determines the exact value of the output signals for every valid sequence of input signal values.This work examines how a circuit description can be automatically derived from a set of operation properties whose completeness has been proven. In contrast to the traditional design flow at register-transfer level (RTL), this method offers two advantages. First, the prove of completeness helps to avoid many design errors. Second, the design of operation properties resembles the design of timing diagrams often used in textual specifications. Therefore, the design level is closer to the specification level and errors caused by refinement steps are avoided.
The design tool vhisyn performs the high-level synthesis from a complete set of operation properties to a description at RTL. The results show that both the synthesis algorithms and the generated circuit descriptions are efficient and allow the design of larger applications. This is demonstrated by means of two case studies.
| Universität: | Technische Universität Chemnitz | |
| Institut: | Professur Schaltkreis- und Systementwurf | |
| Fakultät: | Fakultät für Elektrotechnik und Informationstechnik | |
| Dokumentart: | Dissertation | |
| Betreuer: | Heinkel, Ulrich (Prof. Dr.-Ing.) | |
| URL/URN: | http://nbn-resolving.de/urn:nbn:de:bsz:ch1-qucosa-79059 | |
| SWD-Schlagwörter: | Hardwarebeschreibungssprache , Verifikation , Schaltung | |
| Freie Schlagwörter (Deutsch): | Eigenschaftsbasierter Entwurf , Formale Verifikation , Hardwaresynthese , High-Level-Synthese , Operationsbasierter Entwurf , Operationseigenschaften , Temporale Eigenschaften , Transaktionsbasierter Entwurf , Vollständigkeitsprüfung , Zeitdiagramme | |
| Freie Schlagwörter (Englisch): | property-based design , formal verification , hardware description language , hardware synthesis , high-level synthesis , operation-based design , operation properties , temporal properties , transaction-based design , completeness checking , timing diagrams | |
| DDC-Sachgruppe: | Informatik, Informationswissenschaft, allgemeine Werke, Spezielle Computerverfahren, 621.3 | |
| Tag der mündlichen Prüfung | 23.11.2011 |
